Кодирование звуковой и видео информации. Логические элементы. Базовые схемы. Триггеры. Регистры. Счетчики. Сумматоры. Шифраторы и дешифраторы. Мультиплексоры. Компараторы кодов

1. Оцифровка сигналов: АЦП и ЦАП

Звук и видео в физическом мире непрерывны. Компьютер оперирует исключительно дискретными двоичными числами (0 и 1).

Дискретизация по времени

Фиксация мгновенного значения непрерывного аналогового сигнала через равные интервалы времени $.

Частота дискретизации: = 1 / T_s$ (Гц, кГц).

Квантование по уровню

Округление измеренного напряжения до ближайшего дискретного уровня и запись в виде hBбитного двоичного числа.

Число уровней квантования: = 2^b$.

        Импульсно-кодовая модуляция (PCM): фундаментальный способ представления оцифрованного звука без сжатия в памяти ЭВМ.
      

2. Теорема Котельникова (Найквиста — Шеннона)

        Аналоговый сигнал с ограниченным спектром частот ( \le f_{max}$) может быть идеально и однозначно восстановлен по своим дискретным отсчетам тогда и только тогда, когда:
f_s ≥ 2 × f_max

Диапазон слышимости человека: от 0 ext{ Гц}$ до 0 ext{ кГц}$ ({max} = 20 ext{ кГц}$).
Минимально необходимая теоретическая частота: = 2 imes 20 ext{ кГц} = 40 ext{ кГц}$.
Стандарт Audio CD (CD-DA): = 44.1 ext{ кГц}$ (запас .1 ext{ кГц}$ для аналогового фильтра сглаживания).
Профессиональное студийное аудио: 8 ext{ кГц}$, 6 ext{ кГц}$, 92 ext{ кГц}$ при разрядности 24 бита.
Алиасинг (Aliasing): при < 2 f_{max}$ возникают паразитные зеркальные частоты, искажающие звук.

3. Расчет объема цифрового звука (PCM)

Битрейт (бит/с) = f_s × b × k

Стандарт Audio CD (стерео)

= 44\,100 ext{ Гц}$, = 16 ext{ бит}$, = 2$ канала.
Поток: 4100 imes 16 imes 2 = 1\,411\,200 ext{ бит/с}$.
Скорость: $pprox 1411.2 ext{ кбит/с} pprox 176.4 ext{ КБ/с}$.
1 минута звучания: $pprox 10.58 ext{ Мбайт}$.

Речевой кодек G.711 (IP-телефония)

= 8\,000 ext{ Гц}$, = 8 ext{ бит}$, = 1$ канал (моно).
Поток: 000 imes 8 imes 1 = 64\,000 ext{ бит/с}$.
Скорость: 4 ext{ кбит/с} = 8 ext{ КБ/с}$.
1 минута звучания: 80 ext{ Кбайт}$.

4. Кодирование цифрового видео

Видео — последовательность растровых кадров imes H$, передаваемых с частотой кадров (FPS).

Битрейт несжатого видео = W × H × b_pixel × FPS

        Расчет потока для Full HD (1080p60):

        Разрешение 920 	imes 1080$, цвет RGB TrueColor ( = 24	ext{ бита} = 3	ext{ байта}$), частота 0	ext{ кадров/с}$.

        $	ext{Битрейт} = 1920 	imes 1080 	imes 24 	imes 60 = 2\,985\,984\,000	ext{ бит/с} pprox 2.986	ext{ Гбит/с}$.

        В секунду: $pprox 373.25	ext{ Мбайт/с}$. За 1 час: более .34	ext{ Тбайт}

Вывод: передача видео по сетям и запись на накопители физически невозможны без алгоритмов видеокомпрессии (кодеки H.264, H.265/HEVC, AV1).

5. Два фундаментальных класса логических схем

Комбинационные схемы

Выход (t)$ зависит только от текущих входов (t)$.
Память отсутствует (нет предыстории).
Ациклическая структура (нет обратной связи).
Примеры: сумматоры, шифраторы, дешифраторы, мультиплексоры, компараторы.

Последовательностные схемы

Выход (t)$ зависит от входов (t)$ и внутреннего состояния (t)$.
Содержат память на триггерах.
Наличие петель обратной связи и синхронизации тактовым импульсом (CLK).
Примеры: RS/D-триггеры, регистры, счетчики, статическая память SRAM.

6. Базовые логические элементы (вентили)

Элементарные операции

НЕ (NOT): = \overline{A}$ (инвертор).
И (AND): = A \land B$ (конъюнкция, 1 только при =1$ и =1$).
ИЛИ (OR): = A \lor B$ (дизъюнкция, 1 если хотя бы один вход равен 1).

Составные и универсальные

И-НЕ (NAND): базис Шеффера (функционально полон).
ИЛИ-НЕ (NOR): базис Пирса (функционально полон).
XOR (Исключающее ИЛИ): = A \oplus B$ (неравнозначность, 1 при разных входах). Основа сложения!
XNOR: = \overline{A \oplus B}$ (равнозначность, компаратор).

7. Сумматоры: арифметическое ядро АЛУ

Полусумматор (Half Adder)

Складывает два 1-битных числа $ и $ без учета входящего переноса.

S = A ⊕ B (младший бит суммы)
C = A ∧ B (бит переноса)

Применяется только для самого младшего разряда числа.

Полный сумматор (Full Adder)

Складывает три сигнала: $, $ и перенос из предыдущего разряда {in}$.

S = A ⊕ B ⊕ C_in
C_out = (A ∧ B) ∨ (C_in ∧ (A ⊕ B))

Каскад из $ сумматоров образует hBбитный параллельный сумматор.

8. Дешифраторы и шифраторы

Дешифратор ( o 2^n$)

Преобразует hBбитный адрес в унитарный сигнал («1» строго на одной из ^n$ выходных линий).

Подача адреса 10_2$ активирует выход $.
Применение: выбор микросхем памяти (Chip Select), декодирование команд (Opcode) в процессоре.

Шифратор (^n o n$)

Преобразует номер активной линии в двоичный код (обратная операция).

Приоритетный шифратор: при одновременном нажатии нескольких клавиш или сигналов прерывания кодирует наивысший приоритет.
Применение: контроллер прерываний PIC/APIC.

9. Мультиплексоры (MUX) и демультиплексоры

Мультиплексор (MUX ^k o 1$): управляемый электронный коммутатор «многие в один».

MUX 2 в 1: Y = (D_0 ∧ NOT A) ∨ (D_1 ∧ A)

, D_1, \dots, D_{2^k-1}$ — информационные входы данных.
, \dots, A_{k-1}$ — адресные управляющие входы выбора входа.
Применение в архитектуре ЭВМ: подключение одного из нескольких внутренних регистров к общей входной шине АЛУ.
Демультиплексор (DEMUX): направляет один поток данных на один из выбранных выходов по коду адреса.

10. Цифровые компараторы кодов

Компаратор кодов выполняет аппаратное поразрядное сравнение двух двоичных чисел $ и $.

Принцип поразрядного сравнения

Два бита равны, если их XNOR равен 1:

e_i = NOT (a_i ⊕ b_i)

Числа равны ( = B$), когда равны все разряды одновременно: {n-1} \land e_{n-2} \land \dots \land e_0$.

Роль в архитектуре процессора

Команды условного перехода (CMP, JE, JNE, JG, JL).
Ассоциативный поиск тегов в строках кэш-памяти (Tag Match).
Аппаратная защита границ адресного пространства памяти.

11. Триггеры: элементарные ячейки памяти

Асинхронный RS-триггер

Построен на двух вентилях 2ИЛИ-НЕ с перекрестной обратной связью.
=1$ (Set) — запись 1; =1$ (Reset) — сброс в 0.
=0, R=0$ — режим хранения бита.
=1, R=1$ — запрещенное состояние (гонка сигналов).

Синхронный D-триггер

Информационный вход $ (Data) и тактовый вход $ (Clock).
Устраняет проблему запрещенных состояний.
Защелкивает значение $ строго по фронту импульса Clock:
Q_next = D
Основа всех регистров процессора!

12. Регистры и счетчики ЭВМ

Регистры процессора

Набор параллельно синхронизированных D-триггеров (8, 16, 32, 64 бита).

Сверхбыстрая статическая память прямо внутри кристалла процессора.
Регистры общего назначения (GPR): RAX, RBX, RDX.
Сдвиговые регистры: последовательная передача бит (SPI, UART) и аппаратный сдвиг (SHL/SHR).

Двоичные счетчики

Цепочка счетных триггеров (T/JK/D), изменяющая двоичный код на 1 по каждому тактовому сигналу.

Программный счетчик (PC/RIP): указывает адрес исполняемой команды в ОЗУ.
Таймеры и делители частоты: генерация системных прерываний, отсчет времени.

13. Экспресс-проверка понимания

        Вопрос 1: Почему мультиплексор является комбинационной схемой, а регистр — последовательностной?
      

Ответ: Мультиплексор только коммутирует сигналы со входов на выход без запоминания, а регистр содержит D-триггеры, сохраняющие биты данных при тактировании.

        Вопрос 2: Во сколько раз возрастет несжатый аудиопоток, если частоту дискретизации увеличить с 44.1 кГц до 88.2 кГц, а разрядность — с 16 до 24 бит?
      

Ответ: Частота выросла в $ раза, разрядность в 4/16 = 1.5$ раза. Итоговый поток увеличится ровно в imes 1.5 = 3$ раза!

14. Двоичная логика в жизни

Mathjoke: There are 10 types of people in the world

Атрибуция: Мем «Mathjoke (10 types of people in the world)». Автор: MjolnirPants (Wikimedia Commons). Источник: Wikimedia Commons (File:Mathjoke.jpg). Лицензия: Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0). Изменения: оптимизировано разрешение и конвертировано в офлайн Data URI без изменения содержания.